

I²C を備えたデュアル 36V 同期整流式 1.6A 降圧 LED ドライバ

特長

- 広い入力電圧範囲: 4V ~ 36V
- 独立した 2 つの 1.6A/40V 同期整流式降圧レギュレータ
- 内部 True Color PWM™ 調光 (8192:1)、アナログ調光、およびフォルト通知対応の I²C インタフェース
- 1000:1 の外部 True Color PWM 調光および 10:1 の外部アナログ調光
- PWM 制御および出力切断用の PMOS スイッチ・ドライバ
- 定電流レギュレーション: ±3%
- 調整可能な周波数: 200kHz ~ 2MHz
- クロック出力との周波数同期
- プログラム可能な OPENLED (開放) 保護 (通知機能あり)
- 短絡保護 (通知機能あり)
- プログラム可能な低電圧ロックアウト (ヒステリシスあり)
- 内部補償
- I²C 対応の 9 つの固有デバイス・アドレス
- 5mm×6mm 36 ピン QFN パッケージで供給

アプリケーション

- 汎用、産業用、医療用、自動車用の照明機器
- 定電流源、定電圧源



概要

LT®3964 は、定電流源または定電圧源として動作する目的で設計されたデュアル同期整流式降圧 DC/DC コンバータで、I²C インタフェースを内蔵しており、LED を駆動するのに最適です。固定周波数のピーク電流モード回路構成により、広範囲の電源電圧および出力電圧にわたって安定した動作が得られます。グラウンドを基準にした電圧帰還 (FB) ピンは、いくつかの LED 保護機能の入力として機能します。また、FB ピンを使用すると、コンバータを定電圧源として動作させることもできます。最大出力電流は外付け抵抗によって設定され、出力電流アンプはレール・トゥ・レールの同相電圧範囲を備えています。LT3964 は I²C インタフェースを使用してマイクロコントローラと通信し、LED フォルトの読み出し、PWM 調光レジスタとアナログ調光レジスタの書き込み、およびフォルト・マスクの設定を行います。I²C の PWM 入力は、最大で 8192:1 の LED 調光比を実現します。I²C でプログラム可能な CTRL レジスタにより、外部の CTRL ピンの利得と最大電流検出しきい値を設定して、補助のアナログ調光機能が得られます。

LT、LT、LTC、LTM、Linear Technology、および Linear のロゴは、アナログ・デバイス社の登録商標です。True Color PWM はアナログ・デバイス社の商標です。その他全ての商標の所有権は、それぞれの所有者に帰属します。7199560、7321203、7746300 を含む米国特許によって保護されています。

標準的応用例

50W デュアル降圧 1A LED ドライバ


効率、V_{IN} = 34V



LT3964

絶対最大定格

(Note 1)

V_{IN1} , V_{IN2} , EN/UVLO.....	40V
ISP1, ISN1, ISP2, ISN2	40V
PWMTG1, PWMTG2, RT	Note 2
SW1, SW2	40V
BST1, BST2	44.5V
BST1 - SW1 間, BST2 - SW2 間	4.5V
FB1, FB2, CTRL1, CTRL2, ADDR1, ADDR2.....	5V
SYNC/CLKOUT, PWM1, PWM2, T_{SET}	6V
SDA, SCL, $\overline{ALERT}$	6V
INTV _{CC}	Note 3
動作接合部温度 (Note 4, 5)	
LT3964E/LT3964I.....	-40°C ~ 125°C
LT3964H	-40°C ~ 150°C
保存温度範囲.....	-60°C ~ 150°C

ピン配置



発注情報 <http://www.linear-tech.co.jp/product/LT3964#orderinfo>

無鉛仕上げ	テープ・アンド・リール	製品マーキング	パッケージ	温度範囲
LT3964EUHE#PBF	LT3964EUHE#TRPBF	3964	36-Lead (5mm×6mm) Plastic QFN	-40°C to 125°C
LT3964IUHE#PBF	LT3964IUHE#TRPBF	3964	36-Lead (5mm×6mm) Plastic QFN	-40°C to 125°C
LT3964HUHE#PBF	LT3964HUHE#TRPBF	3964	36-Lead (5mm×6mm) Plastic QFN	-40°C to 150°C

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。

無鉛仕上げの製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

テープアンドリールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandree/> をご覧ください。

一部のパッケージは、#TRMPBF接尾部を付けることにより、指定の販売経路を通じて500個入りのリールで供給可能です。

電氣的特性

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。

注記がない限り、 $V_{IN1} = 12\text{V}$ 、 $V_{EN/UVLO} = 5\text{V}$ 、 $\text{CTRL1} = \text{CTRL2} = 2\text{V}$ 、 $\text{PWM1} = \text{PWM2} = 2\text{V}$ 。

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
V_{IN1} , V_{IN2} Operating Supply Range		●	4		36	V
V_{IN1} Pin Quiescent Current	Not Switching			2.5		mA
V_{IN1} Pin Shutdown Current	EN/UVLO = 1.15V, PWM1,2 = 0V EN/UVLO = 0V				200 1	μA μA
V_{IN2} Pin Quiescent Current	Not Switching			1	10	μA
V_{IN2} Pin Shutdown Current	EN/UVLO = 1.15V, PWM1,2 = 0V EN/UVLO = 0V				1 1	μA μA
EN/UVLO Threshold Voltage Falling		●	1.158	1.18	1.202	V
EN/UVLO Rising Hysteresis				60		mV
EN/UVLO Input Low Voltage					0.4	V
EN/UVLO Pin Bias Current Low	EN/UVLO = 1.15V			4		μA
EN/UVLO Pin Bias Current High	EN/UVLO = 1.3V			2	100	nA

リニア・レギュレータ

INTV _{CC} Regulation Voltage	$I_{INTVCC} = -30\text{mA}$, Non Switching	●	3.9	4	4.1	V
INTV _{CC} Line Regulation	$6\text{V} \leq V_{IN1} \leq 40\text{V}$			0.03		%/V
INTV _{CC} Load Regulation	$-30\text{mA} \leq I_{INTVCC} \leq 0\text{mA}$			0.03		%/mA
INTV _{CC} Undervoltage Lockout			3.1	3.2	3.3	V
INTV _{CC} Undervoltage Lockout Hysteresis				50		mV
INTV _{CC} Current Limit	$V_{IN1} = 12\text{V}$, $V_{INTVCC} = 3\text{V}$			110		mA
Dropout ($V_{IN1} - V_{INTVCC}$)	$V_{IN1} = 4\text{V}$, $I_{INTVCC} = -20\text{mA}$, Not Switching			300		mV

エラー・アンプ

Full Scale LED Current Sense Threshold ($V_{(ISP1-ISN1)}$, $V_{(ISP2-ISN2)}$)	ISP1,2 = 24V, CTRL1,2 = 1.5V, ADIM1,2[7:0] = 0xFF ISP1,2 = 0V, CTRL1,2 = 1.5V, ADIM1,2[7:0] = 0xFF	● ●	97 96	100 100	103 104	mV mV
1/2 Scale LED Current Sense Threshold ($V_{(ISP1-ISN1)}$, $V_{(ISP2-ISN2)}$)	ISP1,2 = 24V, CTRL1,2 = 0.7V, ADIM1,2[7:0] = 0xFF ISP1,2 = 0V, CTRL1,2 = 0.7V, ADIM1,2[7:0] = 0xFF	● ●	47 46	50 50	53 54	mV mV
1/4th Scale LED Current Sense Threshold ($V_{(ISP1-ISN1)}$, $V_{(ISP2-ISN2)}$) Modulated by I ² C Input ADIM1,2[7:0]	ISP1,2 = 24V, CTRL1,2 = 0.7V, ADIM1,2[7:0] = 0x7F ISP1,2 = 0V, CTRL1,2 = 0.7V, ADIM1,2[7:0] = 0x7F	● ●	22 21	25 25	28 29	mV mV
1/10th Scale LED Current Sense Threshold ($V_{(ISP1-ISN1)}$, $V_{(ISP2-ISN2)}$)	ISP1,2 = 24V, CTRL1,2 = 0.3V, ADIM1,2[7:0] = 0xFF ISP1,2 = 0V, CTRL1,2 = 0.3V, ADIM1,2[7:0] = 0xFF	● ●	7 6	10 10	13 14	mV mV
ISP1,2/ISN1,2 Overcurrent Protection Threshold ($V_{(ISP1-ISN1)}$, $V_{(ISP2-ISN2)}$)	ISP1,2 = 24V			930		mV
C/10 Current Sense Threshold ($V_{(ISP1-ISN1)}$, $V_{(ISP2-ISN2)}$)	ISP1,2 = 24V ISP1,2 = 0V		6 6	10 11	15 16	mV mV
ISP1, ISP2 Input Current Bias Current	PWM1,2 = 2V (ACTIVE) PWM1,2 = 0V (STANDBY)			350 5	8	μA μA
ISN1, ISN2 Input Current Bias Current	PWM1,2 = 2V (ACTIVE) PWM1,2 = 0V (STANDBY)			30 10		μA nA
CTRL1, CTRL2 Input Bias Current	V_{CTRL1} , $V_{CTRL2} = 1\text{V}$			20	200	nA
CTRL1, CTRL2 PWM Shutdown Threshold		●		100	150	mV
CTRL1, CTRL2 PWM Threshold Hysteresis				30		mV
FB1, FB2 Regulation Voltage (V_{FB})	ISP1,2 = 24V	●	1.163 1.17	1.18 1.18	1.197 1.19	V V
FB1, FB2 Overvoltage Threshold			$V_{FB} + 43\text{mV}$	$V_{FB} + 53\text{mV}$	$V_{FB} + 63\text{mV}$	V

3964f

電気的特性

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。

注記がない限り、 $V_{IN1} = 12\text{V}$ 、 $V_{EN/UVLO} = 5\text{V}$ 、 $\text{CTRL1} = \text{CTRL2} = 2\text{V}$ 、 $\text{PWM1} = \text{PWM2} = 2\text{V}$ 。

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
FB1, FB2 OPENLED Threshold			$V_{FB} - 43\text{mV}$	$V_{FB} - 53\text{mV}$	$V_{FB} - 63\text{mV}$	V
FB1, FB2 SHORTLED Threshold		●		250	270	mV
FB1, FB2 Pin Input Bias Current	Current Out of Pin, $\text{FB} = 1\text{V}$			20	200	nA
Feedback Line Regulation	$4\text{V} \leq V_{IN1} \leq 36\text{V}$			0.001		%/V
T_{SET} Pin Voltage				630		mV
T_{SET} Pin Bias Current	Current Out of Pin, $T_{SET} = 400\text{mV}$			40	200	nA

発振器

RT Pin Voltage				0.96		V
Switching Frequency	$R_T = 357\text{k}$ $R_T = 60.4\text{k}$ $R_T = 27.4\text{k}$	● ● ●	186 0.93 1.86	200 1.0 2.0	214 1.07 2.14	kHz MHz MHz
SYNC/CLKOUT Pin Resistance to GND				100		k Ω
SYNC/CLKOUT Input High Threshold			1.5			V
SYNC/CLKOUT Input Low Threshold					0.4	V
SYNC/CLKOUT Output Duty Cycle	$\text{CONFIG}[6] = 1$ (Clock Output Enabled)		30	50	70	%
SYNC/CLKOUT Output Voltage High	$\text{CONFIG}[6] = 1$ (Clock Output Enabled)			4		V
SYNC/CLKOUT Output Voltage Low	$\text{CONFIG}[6] = 1$ (Clock Output Enabled)			0.1	0.3	V
SYNC/CLKOUT Output Rise Time	$C_{\text{SYNC/CLKOUT}} = 50\text{pF}$, $\text{CONFIG}[6] = 1$ (Clock Output Enabled)			40		ns
SYNC/CLKOUT Output Fall Time	$C_{\text{SYNC/CLKOUT}} = 50\text{pF}$, $\text{CONFIG}[6] = 1$ (Clock Output Enabled)			20		ns

ロジック

ALERT Output Low	$I_{\text{ALERT}} = 1\text{mA}$				300	mV
PWM1, PWM2 Input High Voltage		●		1.18	1.3	V
PWM1, PWM2 Input Low Voltage		●	1.1	1.15		V
PWM1, PWM2 Resistance to GND				280		k Ω

パワー・スイッチ

Top Switch On Resistance	$I_{\text{SW}} = 1\text{A}$			200		m Ω
Top Switch Current Limit		●	1.6	1.8	2	A
Bottom Switch On Resistance	$I_{\text{SW}} = 1\text{A}$			180		m Ω
Bottom Switch Current Limit			1.6	2	2.4	A
SW Leakage Current	$V_{\text{IN}} = 36\text{V}$, $V_{\text{SW}} = 0\text{V}$, 36V		-1.5		1.5	μA
Minimum Off Time			20	50	70	ns
Minimum ON Time			20	40	65	ns

PWMTG ゲート・ドライバ

PWMTG ON Voltage ($V_{\text{ISP1-PWMTG1}}$, $V_{\text{ISP2-PWMTG2}}$)	$\text{ISP1,2} = 36\text{V}$			7.5	9.5	V
PWMTG OFF Voltage ($V_{\text{ISP1-PWMTG1}}$, $V_{\text{ISP2-PWMTG2}}$)	$\text{ISP1,2} = 36\text{V}$			0	0.3	V
PWMTG Turn-On Time	$C_{\text{LOAD}} = 500\text{pF}$, $\text{ISP1,2} = 36\text{V}$			70		ns
PWMTG Turn-Off Time	$C_{\text{LOAD}} = 500\text{pF}$, $\text{ISP1,2} = 36\text{V}$			40		ns

電气的特性

● は全動作温度範囲での規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。

注記がない限り、 $V_{IN1} = 12\text{V}$ 、 $V_{EN/UVLO} = 5\text{V}$ 、 $\text{CTRL1} = \text{CTRL2} = 2\text{V}$ 、 $\text{PWM1} = \text{PWM2} = 2\text{V}$ 。

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
I²C ポート (Note 6)						
I ² C Address	XXXX Bits Are Programmed by ADDR[1:2]	●	110XXXX[R/W]			
V_{IHA}	High Level Input Voltage for Address Pins ADDR1, ADDR2	●	$\text{INTV}_{CC} - 0.8$			V
V_{ILA}	Low Level Input Voltage for Address Pins ADDR1, ADDR2	●			0.6	V
R_{INH}	Resistance from ADDR1, ADDR2 to INTV_{CC} to Set Chip Address Bit to 1	●			10	k Ω
R_{INL}	Resistance from ADDR1, ADDR2 to GND to Set Chip Address Bit to 0	●			10	k Ω
R_{INF}	Resistance from ADDR1, ADDR2 to GND or INTV_{CC} to Set Chip Address Bit to Float	●	1			M Ω
SDA and SCL Input High Voltage		●	1.5			V
SDA and SCL Input Low Voltage		●			0.4	V
SDA and SCL Input High Current	SDA, SCL = 3.3V				50	nA
SDA and SCL Input Low Current	Current Out of Pin, SDA, SCL = 0V				50	nA
SDA Output Low Voltage	$I_{SDA} = 3\text{mA}$				0.4	V
Clock Operating Frequency					400	kHz
Bus Free Time Between Stop and Start Condition (t_{BUF})			1.3			μs
Hold Time After Repeated Start Condition ($t_{HD,SDA}$)			0.6			μs
Repeated Start Condition Set-Up Time ($t_{SU,STA}$)			0.6			μs
Stop Condition Set-Up Time ($t_{SU,STO}$)			0.6			μs
Data Hold Time Output ($t_{HD,DAT(O)}$)			0		900	ns
Data Hold Time Input ($t_{HD,DAT(I)}$)			0			ns
Data Set-Up Time ($t_{SU,DAT}$)			250			ns
SCL Clock Low Period (t_{LOW})			1.3			μs
SCL Clock High Period (t_{HIGH})			0.6			μs
Data Fall Time	C_B = Capacitance of One Bus Line (pF)		$20 + 0.1C_B$		300	ns
Data Rise Time	C_B = Capacitance of One Bus Line (pF)		$20 + 0.1C_B$		300	ns
Input Spike Suppress Pulse Width (t_{SP})					50	ns

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与えるおそれがある。

Note 2: PWM1G ピンには正の電圧源および負の電圧源を印加してはならない。印加すると永続的な損傷が生じる場合がある。

Note 3: INTV_{CC} ピンには正の電圧源および負の電圧源を印加してはならない。印加すると永続的な損傷が生じる場合がある。 $I_{\text{INTVCC}} = 5\text{mA}$ は、かけることができる最大の外部負荷である。デバイスの消費電力により、内部負荷の方が大きくなる。


Note 4: LT3964E は、 $0^\circ\text{C} \sim 125^\circ\text{C}$ の範囲で性能仕様に適合することが保証されている。 $-40^\circ\text{C} \sim 125^\circ\text{C}$ の動作温度範囲での仕様は設計、特性評価および統計的なプロセス・コントロールとの相関で確認されている。LT3964I は、 $-40^\circ\text{C} \sim 125^\circ\text{C}$ の動作温度範囲で性能仕様に適合することが保証されている。LT3964H は、 $-40^\circ\text{C} \sim 150^\circ\text{C}$ の全動作接合部温度範囲で保証されている。接合部温度が高いと、動作寿命は短くなる。 125°C を超える接合部温度では動作寿命がデレーティングされる。

Note 5: LT3964 は、瞬間的な過負荷状態時にデバイスを保護するための過熱保護機能を備えている。過熱保護が動作しているとき、接合部温度は最大動作接合部温度を超える。規定された最大動作接合部温度を超えた状態で動作が継続すると、デバイスの信頼性を損なう恐れがある。


Note 6: I²C シリアル・ポートの全てのタイミング情報を図 15 に示す。

標準的性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


EN/UVLOのしきい値と温度




EN/UVLOの電流と温度




V_{IN} のシャットダウン電流と温度




V_{IN} の静止電流と温度




INTV_{CC}と温度 ($3 \cdot V_{IN}$)




INTV_{CC}と電流 ($3 \cdot V_{IN}$)




INTV_{CC} UVLOと温度



INTV_{CC}の電流制限と V_{IN}




スイッチング周波数と R_T




標準的性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


周波数と温度 (1MHz)




周波数と温度 (2MHz)




周波数と温度 (200kHz)




V_{FB} と温度




OVFB のしきい値と温度




OPENLED のしきい値と温度




SHORTLED のしきい値と温度



C/10 のしきい値と温度




$V_{ISP-ISO}$ と CTRL




標準的性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


$V_{ISP-ISN}$ と ADIM




$V_{ISP-ISN}$ のフルスケール値と温度




$V_{ISP-ISN}$ の 1/2 スケール値 ($V_{CTRL} = 0.7V$) と温度




$V_{ISP-ISN}$ の 1/2 スケール値 ($ADIM = 0x7f$) と温度




$V_{ISP-ISN}$ の 1/5 スケール値 ($V_{CTRL} = 0.4V$) と温度




$V_{ISP-ISN}$ の 1/10 スケール値 ($V_{CTRL} = 0.3V$) と温度




$V_{ISP-ISN}$ と V_{FB}



$V_{ISP-ISN}$ と V_{ISP}




$V_{ISP-ISN}$ と V_{TSET} (90°C 時)




標準的性能特性 注記がない限り、 $T_A = 25^\circ\text{C}$ 。


最小オン時間と温度




最小オフ時間と温度




上側スイッチの電流制限と温度




上側スイッチの電流制限と
デューティ・サイクル




パワースwitchのオン抵抗と温度




PWMTGの立ち上がりエッジ




PWMTGの立ち下がりエッジ



トランジェント応答 ($V_{IN} = 34\text{V}$ 、
オンしているLEDの数: 0 → 1)



トランジェント応答 ($V_{IN} = 34\text{V}$ 、
オンしているLEDの数: 1 → 0)



ピン機能

RT (ピン1) : スイッチング周波数調整ピン。このピンとGNDの間に抵抗を接続してマスタ・クロック周波数を設定します(抵抗値については、「標準的性能特性」のグラフまたは表3を参照してください)。RTピンは開放のままにしないでください。

CTRL1、CTRL2 (ピン2、3) : 電流検出しきい値の調整ピン。 $V_{(ISP-ISP)}$ のしきい値は、以下に示すように、1.2Vの内部リファレンス電圧、CTRLの電圧、および各チャネルのADIM[7:0]によって安定化されます。

$V_{CTRL} < 0.2V$ の場合、 $V_{(ISP-ISP)} = 0V$

$0.2V \leq V_{CTRL} \leq 1.1V$ の場合、
 $V_{(ISP-ISP)} = [(V_{CTRL} - 0.2V)/10] \cdot (ADIM[7:0] + 1)/256$

$V_{CTRL} > 1.3V$ の場合、
 $V_{(ISP-ISP)} = 100mV \cdot (ADIM[7:0] + 1)/256$

$1.1V < V_{CTRL} < 1.3V$ の場合、電流検出しきい値の V_{CTRL} 依存性は、一次関数から一定値に移行し、 $V_{CTRL} = 1.2V$ までにフルスケール値($100mV \cdot (ADIM[7:0] + 1)/256$)の98%に達します。詳細については表1を参照してください。このピンは開放のままにしないでください。

EN/UVLO (ピン4) : イネーブルおよび低電圧ロックアウトのピン。外部で設定可能なヒステリシスを備えた正確な1.18V下降方向しきい値により、スイッチングをイネーブルしても電源がOKであることを検出します。上昇時のヒステリシスは、外付け抵抗分割器と4 μA の高精度内部プルダウン電流によって発生させます。このピンを0.4V以下の電圧に接続すると、デバイスはディスエーブルされます。

INTV_{CC} (ピン5) : 内部低ドロップアウト・レギュレータの出力。INTV_{CC}は4Vに安定化されます。また、2.2 μF 以上の外付けコンデンサを使用してバイパスする必要があります。INTV_{CC}は内部のDMOSゲート・ドライバおよび制御回路の電源です。INTV_{CC}にかけることができる負荷は5mA未満です。INTV_{CC}が過負荷状態になると、INTV_{CC}の電流制限や、電力損失に起因する過熱により、デバイスが不意にシャットダウンすることがあります。

ALERT (ピン6) : デバイスのアラート状態通知ピン。以下のいずれかの状態が発生すると、ALERTピンのオープン・コレクタの電圧は“L”にアサートされます。

1. FBの過電圧($V_{FB} > 1.233V$)
2. OPENLED(LEDの開放)($V_{FB} > 1.127V$ かつ $V_{(ISP-ISP)} < 10mV$)
3. SHORTLED(LEDの短絡)($V_{FB} < 0.25V$)
4. LEDの過電流($V_{(ISP-ISP)} > 930mV$)
5. INTV_{CC}の低電圧
6. サーマル・シャットダウン。

ALERTフラグは全てのアラートが解消されるかラッチが解除されるまで“L”のままです。

PWM1、PWM2 (ピン7、8) : PWM入力信号ピン。“L”の信号を入力すると、スイッチングが停止し、静止電流が減少して、PWMTGがISPレベルまで駆動されます。PWMには280kの内部プルダウン抵抗が組み込まれています。このピンを使用しない場合は、INTV_{CC}に接続してください。

SDA (ピン9) : I²Cポートのシリアル・データ・ライン。読み出し中はオープンドレイン出力になります。

SCL (ピン10) : I²Cポートのシリアル・クロック・ライン。

ADDR2 (ピン11) : アドレス選択ピン。このピンは、デバイスのI²Cアドレスに対応する3ステート(“L”、“H”、フロート)のアドレス制御ビットとして構成されます。アドレスの選択については表14を参照してください。

ADDR1 (ピン12) : アドレス選択ピン。このピンは、デバイスのI²Cアドレスに対応する3ステート(“L”、“H”、フロート)のアドレス制御ビットとして構成されます。アドレスの選択については表14を参照してください。

V_{IN2} (ピン13、14) : チャネル2の入力電源。独立した電源で駆動することも、V_{IN1}に接続することもできます。この信号は短距離でバイパスする必要があります。入力コンデンサの正端子はV_{IN2}ピンのできるだけ近くに配置し、負端子はPGNDピン(ピン37)のできるだけ近くに配置するようにしてください。

ピン機能

SW1、SW2 (ピン 16、17、30、31) : SW ピン。SW ピンは各チャネルの内部パワー・スイッチの出力です。各チャネルの SW ピンは互いに接続し、該当するインダクタおよび昇圧コンデンサに接続します。優れた性能を得るため、プリント回路基板上でのこれらのノードの面積は小さくなるようにしてください。

BST1、BST2 (ピン 18、29) : 昇圧ピン。これらのピンは、入力電圧より高い駆動電圧を各チャネルの上側パワー・スイッチに供給するために使用します。0.1 μ F 以上の昇圧コンデンサをできるだけデバイスの近くに配置してください。

ISP1、ISP2 (ピン 19、28) : 電流帰還抵抗 ($R_{LED1,2}$) の正端子の接続点。PWMTG ドライバの正の電源レールとしても機能します。

ISN1、ISN2 (ピン 20、27) : 電流帰還抵抗 ($R_{LED1,2}$) の負端子の接続点。

PWMTG1、PWMTG2 (ピン 21、26) : 上側ゲート・ドライバ出力。PWM 入力信号を反転させてレベルをシフトしたものです。外付け PMOS トランジスタのゲートを $V_{ISP} \sim V_{ISP} - 7.5V$ の範囲で駆動して、負荷側でのオン/オフ制御、PWM 調光、およびフォルト・モードの切断を実現します。PWMTG ピンは、使用しない場合、未接続のままにしておきます。

FB1、FB2 (ピン 23、24) : 電圧ループの帰還ピン。FB ピンは、定電圧レギュレーションまたは LED 保護 / OPENLED (開放) 検出を目的としています。LT3964 は FB ピンを 1.18V (公称) に安定化します。FB ピンの入力グループを安定化していて、 $V_{(ISP-ISN)}$ が 10mV 未満 (標準) である場合は、デバイス・ステータス・レジスタの対応する OPENLED ビットが設定され、 $\overline{ALERT}$ の電圧が“L”レベルにアサートされます。この動作により、対応するチャネルの OPENLED フォルトが通知されることです。FB が 1.233V より高い電圧になると、対応するチャネルのパワー・スイッチがオフになり、デバイス・ステータス・レジスタの対応する OVFB ビットが設定され、 $\overline{ALERT}$ の電圧が“L”レベルにアサートされ、対応するチャネルの PWMTG ピンが“H”になって LED を過電流状態から保護します。FB が 0.25V より低い電圧になると、対応するチャネルのパワー・スイッチがオフになり、デバイス・ステータス・レジスタの対応する SHORTLED ビットが設定され、 $\overline{ALERT}$ の電圧が“L”レベルにアサートされ、対応するチャネルの PWMTG ピンが“H”になって LED 列を電力経路から切り離します。これらのピンは GND に接続しないでください。

V_{IN1} (ピン 33、34) : 入力電源。 V_{IN1} ピンからは LT3964 の内部回路とチャネル 1 内部の上側パワー・スイッチに電流が供給されます。このピンは短距離でバイパスする必要があります。入力コンデンサの正端子は V_{IN1} ピンのできるだけ近くに配置し、負端子は PGND ピン (ピン 37) のできるだけ近くに配置するようにしてください。

T_{SET} (ピン 35) : 接合部温度調整ピン。LT3964 の接合部温度の区切り点を設定します。この温度を超えると LED 電流が減少し始める点です。内部の V_{PTAT} しきい値 (「ブロック図」参照) は、接合部温度に応じて大きくなります。 V_{PTAT} が T_{SET} ピンの電圧を超えると、LED 電流は減少します。この機能が不要な場合は、 T_{SET} ピンを $INTV_{CC}$ ピンに接続します。


SYNC/CLKOUT (ピン 36) : SYNC/CLKOUT ピンを使用すると、内部発振器を外部のロジック・レベル信号に同期させることができます。内部スイッチング周波数を SYNC パルス周波数より 10% 低い周波数に設定するように、 R_T 抵抗を選択する必要があります。このピンを駆動するときは、デューティ・サイクルが 50% の波形を使用します。デバイス構成レジスタの CONFIG[6] ビットを設定した場合は、バッファに格納したクロック信号を SYNC/CLKOUT ピンから駆動します。SYNC/CLKOUT ピンの目的は、最大 50pF の容量性負荷を駆動することだけであることに注意してください。使用しない場合、このピンは 20k の抵抗を使用して GND に接続してください。

SGND (ピン 22、ピン 25) : デバイスのグラウンド・ピン。

PGND (ピン 37) : パワー・スイッチのグラウンド。これらのピンは内蔵の下側パワー・スイッチの帰還路です。入力コンデンサの負端子は PGND ピンのできるだけ近くに配置してください。

NC (ピン 15、32) : 接続されていません。

ブロック図



動作

LT3964は、同期パワー・スイッチを内蔵した固定周波数、電流モードのデュアル降圧DC/DCコンバータです。LT3964の動作は、デバイスのブロック図を参照するとよく理解できます。

通常動作では、PWMピンを“L”にするか、CH1、2_ONの信号を“L”にすると、TGOFFBはディスエーブルされます。パワー・スイッチはオフになり、PWMTGピンはISPに対して“H”になってPMOS切断スイッチがオフになり、ISPピンとISNピンのバイアス電流は数 μA まで減少します。PWMピンとCH1、2_ONの信号が“H”に遷移すると、PWMTGピンの電圧は短時間の遅延後に“L”に遷移します。同時に下側スイッチが短時間オンして昇圧コンデンサをリフレッシュし、その後上側スイッチがオンします。上側スイッチ電流に比例する電圧入力安定化スロープ補償ランプに加えられ、得られた上側スイッチ電流検出信号がPWMコンパレータの負端子に供給されます。外付けのインダクタに流れる電流は、上側スイッチがオンになっているときは安定して増加します。スイッチ電流の検出電圧がエラーアンプの出力電圧(VC)を超えると、ラッチはリセットされ、スイッチはオフになります。上側スイッチがオフの期間中、下側同期スイッチは、次のクロック・サイクルが始まるか、インダクタ電流が減少して0になるまでオンのままです。過負荷状態によって2A(標準)を超える電流が下側スイッチに流れると、スイッチ電流が安全なレベルに戻るまで次のクロック・サイクルは遅延します。発振器の各サイクルが完了すると、スロープ補償などの内部信号はその開始点に戻り、発振器からのセット・パルスによって新しいサイクルが始まります。この繰り返し動作を通じて、PWM制御アルゴリズムはスイッチのデューティ・サイクルを確立し、負荷での電流または電圧を安定化します。VCの信号は多くのスイッチング・サイクルにわたって積分されており、ISPとISNの間で測定されたLED電流の検出電圧と、CTRLピンおよびI²C入力のADIM[7:0]によって設定された目標の差電圧との差を増幅した信号です。このようにして、エラーアンプは上側スイッチの正しいピーク電流レベルを設定し、LED電流をレギュレーション状態に保ちます。エラーアンプの出力電圧が上昇すると、スイッチに必要な電流が増加します。逆に、エラーアンプの出力電圧が低下すると、必要な電流は減少します。CTRLピンのアナログ入力とデジタル入力ADIM[7:0]を一緒に使用することにより、CTRLピンによる温度フォールドバック保護とI²Cによるアナログ調光を組み合わせることや、CTRLピンによるアナログ調光とI²CによるLEDビンギングを組み合わせることができます。

電圧帰還モードでの動作は前述の内容と同様ですが、VCノードの電圧は、1.18V(標準)の内部リファレンスと、FBピンとの電圧差を増幅した値によって設定されます。FBピンの電

圧がリファレンス電圧より低い場合、上側スイッチの電流は増加します。逆に、FBピンの電圧がリファレンス電圧より高いと、上側スイッチの要求電流は減少します。LED電流の検出帰還部は電圧帰還部と相互に作用するので、FBピンの電圧が内部リファレンス電圧を超えることはなく、ISPピンとISNピンの間の電圧が、CTRLピンのアナログ入力とI²Cによるデジタル入力ADIM[7:0]との積によって設定されるしきい値を超えることはありません。電流または電圧のレギュレーションを正確に行うには、通常の動作状態では適切なループが主体になっていることを確認する必要があります。電圧ループを完全に不動作状態にするために、FBピンとINTV_{CC}ピンとの間に抵抗回路網を接続して、FBピンの電圧を0.3V～1.08Vの範囲内に設定することができます。LED電流ループを全面的に不動作状態にするには、ISPピンとISNピンを互いに接続し、CTRLピンをINTV_{CC}に接続する必要があります。

LT3964の特長となっているLEDに固有の2つの機能は、FBピン(電圧帰還ピン)によって制御されます。まず、FBピンの電圧がFBのレギュレーション電圧より53mV低い(-4%)電圧を超え、V_(ISP-ISN)が10mV(標準)より小さくなると、チャネルのステータス・レジスタにOPENLEDビット、STATUS[1]、またはSTATUS[5]が設定されます。この機能により、負荷を切断することが可能で定電圧帰還ループがスイッチング・レギュレータを制御していることを示す状態インジケータを実現できます。起動後にFBピンの電圧が0.25V(標準)より低くなると、コンパレータA8によってSHORTLEDビット、STATUS[2]、またはSTATUS[6]が設定されます。起動時には、EN/UVLOピンの状態が切り替わってから、SHORTLED保護機能のブランキング期間が発生します。

LT3964は、PMOS切断スイッチ・ドライバを備えています。PMOS切断スイッチは、PWM調光比を改善するために使用することと、さらにフォルト保護回路として動作させることができます。フォルト状態が検出されると、PWMTGピンは“H”になり、PMOSスイッチはオフになります。この動作は、LEDの配列を電力の経路から分離し、過剰な電流によってLEDが損傷しないようにするものです。

LT3964とマイクロプロセッサの間の通信には、I²Cインタフェースが使用されます。LT3964はデジタルPWM調光コマンドとアナログ調光コマンドをマイクロプロセッサから受け取り、デバイスのステータス(つまり、FBの過電圧(FB > 1.233V)、起動後の出力短絡(FB < 0.25V)、LEDの過電流(V_(ISP-ISN) > 930mV)、OPENLED(FB > 1.127Vおよび(V_(ISP-ISN) < 10mV))を送り返します。

アプリケーション情報

アプリケーションの要件に従って外付け部品を選択し、LT3964を構成するための指針を以下に示します。

動作モード

LT3964には以下の2種類の動作モードがあります。それは、I²Cモード(少なくとも一方のアドレス・ピンを接地しない)と非I²Cモード(I²Cアドレス・ピンを両方とも接地する。つまり、ADDR1 = ADDR2 = GND)です。

I²Cモードでは、LT3964はパワーオン・リセット後、最初にアイドル状態に設定されます。I²Cインタフェースを介して更新後のPWMコマンドを受け取るまで、デバイスはアイドル状態のままです。

非I²Cモードでは、LT3964はパワーオン・リセット後、PWMピンの入力信号の立ち上がりエッジ直後に起動します。非I²Cモードでは、デバイス・アドレス(1100000 R/W)を使用して、お客様がPWM調光レジスタ以外の全てのレジスタにアクセスすることができます。

CTRLピンによるLED電流のプログラミング

LED電流は、ISPピンとISNピンの間に電流検出抵抗R_{LED}を配置することによってプログラミングします。高電位側PMOS切断スイッチによるフォルト保護を最適にするには、電流の検出をLED列の上端で行う必要があります。LED電流は、以下に示すように、1.2Vの内部リファレンス電圧、CTRLピンのアナログ入力、アナログ調光レジスタのデジタル入力ADIM[7:0]によって安定化されます。

$$I_{LED} = \frac{100\text{mV}}{R_{LED}} \cdot \frac{ADIM[7:0]+1}{256}, V_{CTRL} > 1.3\text{V}$$

$$I_{LED} = \frac{V_{CTRL}-0.2\text{V}}{10 \cdot R_{LED}} \cdot \frac{ADIM[7:0]+1}{256}, 0.2\text{V} < V_{CTRL} < 1.1\text{V}$$

$$I_{LED} = 0, V_{CTRL} < 200\text{mV}$$

CTRLピンの電圧が1.1V～1.3Vのとき、LED電流はCTRLピンの電圧に応じて変化しますが、CTRLピンの電圧が大きくなるにつれて次第に上記の式から離れていきます。最終的には、1.3Vを超えると、LED電流がCTRLピンの電圧に応じて変化することはありません。ADIM[7:0]に換算した場合の標準的なV_(ISP-ISN)のしきい値とCTRLピンの電圧の関係を表1に示します。

表1. V_(ISP-ISN)のしきい値とCTRLの電圧、ADIM[7:0]換算

V _{CTRL} (V)	V _(ISP-ISN) (mV)
1.1	90 • (ADIM[7:0]+1)/256
1.15	94.4 • (ADIM[7:0]+1)/256
1.2	97.8 • (ADIM[7:0]+1)/256
1.25	99.4 • (ADIM[7:0]+1)/256
1.3	100 • (ADIM[7:0]+1)/256

CTRLピンは開放のままにしないでください(使用しない場合はINTV_{CC}に接続してください)。図1に示すように、CTRLピンをサーミスタと組み合わせてLED負荷の過熱保護を実現することや、V_{IN}との間に抵抗分割器を接続して、V_{IN}の電圧が低いときに出力電力およびスイッチング電流を低減することができます。




図1. NTC抵抗によるCTRLの設定

表2に示すアナログ調光レジスタのデジタル入力ADIM1[7:0](チャンネル1の場合)には、I²Cを介してアクセスすることができます。これにより、補助的なアナログ調光を実行できます。電源投入時のデフォルト値は255です。

スイッチング周波数では、ISPピンとISNピンの間に、時間とともに変化する差動電圧信号(リップル)が生じることが予想されます。この信号の振幅は、LED負荷電流が大きいのか、スイッチング周波数が低いのか、あるいは出力フィルタ・コンデンサの値が小さいと大きくなります。最高の精度を得るため、このリップルの振幅は±5mVより小さくしてください。

RTピンによるスイッチング周波数の設定

RT周波数調整ピンを使用すると、ユーザーは200kHz～2MHzのスイッチング周波数をプログラムして、効率や性能あるいは外付け部品のサイズを最適化することができます。周波数の高い動作にすると部品サイズは小さくなりますが、スイッチング損失が増加し、デューティ・サイクルが十分に高い

アプリケーション情報

動作または低い動作ができないことがあります。周波数の低い動作にすると性能は向上しますが、外付け部品のサイズは大きくなります。 R_T の適切な抵抗値については、表3を参照してください。 RT ピンとGNDの間には外付け抵抗が必要です。 RT ピンは開放のままにしないでください。

表2. チャンネル1のアナログ調光レジスタ

アナログ調光レジスタ [ビット]	値	設定
ADIM1[0]	0 1*	0 +1/256 of the Current Set by CTRL
ADIM1[1]	0 1*	0 +1/128 of the Current Set by CTRL
ADIM1[2]	0 1*	0 +1/64 of the Current Set by CTRL
ADIM1[3]	0 1*	0 +1/32 of the Current Set by CTRL
ADIM1[4]	0 1*	0 +1/16 of the Current Set by CTRL
ADIM1[5]	0 1*	0 +1/8 of the Current Set by CTRL
ADIM1[6]	0 1*	0 +1/4 of the Current Set by CTRL
ADIM1[7]	0 1*	0 +1/2 of the Current Set by CTRL

* 電源投入時のデフォルト値を意味する。

表3. R_T の抵抗値の範囲

スイッチング周波数	R_T (k Ω)
2MHz	27.4
1.8MHz	32.4
1.6MHz	36.5
1.4MHz	42.2
1.2MHz	49.9
1MHz	60.4
800kHz	78.7
600kHz	107
400kHz	169
500kHz	133
300kHz	232
200kHz	357

周波数同期とクロック

LT3964のスイッチング周波数は、SYNC/CLKOUTピンを使用して外部クロックに同期させることができます。正常に動作させるには、外部クロック周波数より10%低いスイッチング周波数になるように抵抗 R_T を選択します。SYNCの波形について以下の指針に従えば、この機能の正常動作が保証されます。デューティ・サイクルが50%の波形でSYNC/CLKOUTピンを駆動するのは常に賢明な方法ですが、そうしない場合は、デューティ・サイクルを20%～60%の範囲に維持してください。SYNC/CLKOUTピンを使用しない場合は、20kの抵抗を介してGNDに接続するか、フロートのままにします(このピンとGNDの間に100kが内部接続されています)。

追加のレギュレータのクロック同期

LT3964のSYNC/CLKOUTピンを使用して、1つまたは複数の別の互換スイッチング・レギュレータICと同期することができます。マスタのLT3964の周波数は外付け抵抗 R_T で設定し、全てのスレーブICの RT ピンとグラウンドの間には抵抗を接続する必要があります。全てのスレーブICの内部自走周波数は同じ値にすることを推奨します。このCLKOUT機能は、パワーオン・リセット後、最初はディスエーブルされています。この機能をイネーブルするには、マスタのLT3964のデバイス構成レジスタのCONFIG[6]をI²Cインタフェースを介してロジック“H”に設定する必要があります(表11参照)。SYNC/CLKOUTピンの目的は、最大50pFの容量性負荷を駆動することだけであることに注意してください。

電流制限の理解

LT3964のピーク電流制限値は1.8A(標準)です。ただし、周波数が高く、出力電圧が短絡時のように低い場合は、インダクタ電流が1.8Aを超えることがあります。これは、各スイッチング周期にSWピンを“H”に駆動する最小オン時間があるからです。インダクタ電流はこの時間中に増加します。また、周波数が高くて出力電圧が低い場合は、各スイッチング周期での残りオフ時間が不十分であり、インダクタ電流を低減して開始時のレベルに戻すことができない可能性があります。この場合、実質的なインダクタ電流は、CTRLピンの状態に関係なく、各スイッチング周期に応じて増加します。LT3964に損傷を及ぼす無制限のインダクタ電流が流れないように、インダクタ電流が減少して谷電流制限値(標準2A)より低い値になるまでオン時間は禁止されます。ピーク電流は1.8A(標準)まで増加する場合がありますが、オフ時間とスイッチング周期はインダクタ電流が平衡状態に達するまで長くなります。

アプリケーション情報

この状況が発生するのは、一般に出力電圧がグラウンドに短絡した場合だけです。そうではなく、LED 列がグラウンドに短絡した場合は、PWMTG の外付け MOSFET 両端の電圧 (後述) が十分に高い場合が多く、必要なオン時間は最小オン時間より長くなります。これは、スイッチング周波数が最も高い場合でも、インダクタ電流をレギュレーション状態に維持できることを意味します。

インダクタの選択

LT3964 は、アプリケーションの出力負荷要件に基づいてインダクタを選択できるようにすることで、ソリューション・サイズを最小限に抑えるよう設計されています。インダクタの定格は、目的とするアプリケーションにかかわらず電流制限範囲内にする必要があります。

出力のフィルタ・コンデンサが $1\mu\text{F}$ 以上で出力負荷が固定のアプリケーションでは、まず次のようなインダクタを選択するのが適しています。

$$L = \frac{V_{\text{OUT}}}{1.2A \cdot f_{\text{SW}}}$$

上式で、 V_{OUT} は出力電圧であり、 f_{SW} はスイッチング周波数です。

過熱や効率低下を防ぐため、インダクタは、その実効値電流定格がアプリケーションの予想最大出力負荷より大きいものを選択する必要があります。更に、(通常は I_{SAT} と表示される) インダクタの飽和電流定格は、負荷電流にインダクタのリップル電流の $1/2$ を加えた値より大きくなければなりません。

$$I_{\text{PEAK}} = I_{\text{LOAD(MAX)}} + \frac{1}{2} \Delta I_L$$

ここで、 $I_{\text{LOAD(MAX)}}$ は与えられたアプリケーションの最大出力負荷であり、 ΔI_L は次式で計算されるインダクタのリップル電流です。

$$\Delta I_L = \frac{V_{\text{OUT}}}{L \cdot f_{\text{SW}}} \left(1 - \frac{V_{\text{OUT}}}{V_{\text{IN(MAX)}}} \right)$$

出力負荷が動的で時間とともに変化するアプリケーションでは、通常、出力コンデンサがありません。これらのアプリケーションの入力電圧は一定であり、昇圧コンバータから生成されます。インダクタのリップルは EMI 要件を満たすために制限する必要があります。インダクタのリップル ΔI_L が与えられている場合、インダクタは次のように選択します。

$$L = \frac{V_{\text{IN}}}{4 \cdot \Delta I_L \cdot f_{\text{SW}}}$$

特定のアプリケーションに最適なインダクタは、この設計ガイドで示されているものとは異なる場合があります。インダクタの値を大きくすると最大負荷電流が増加し、出力電圧リップルが減少します。高い PWM 調光比が必要なアプリケーションでは、インダクタの値を小さくすることができます。ただし、インダクタンスが小さいと不連続モード動作になることがあるので注意してください。表 4 に記載されたメーカーは、推奨のインダクタ供給元です。

表 4. インダクタ・メーカー

メーカー	Web サイト
Würth Elektronik	www.we-online.com
Coilcraft	www.coilcraft.com
Vishay Inter Technology	www.vishay.com

出力コンデンサの選択

LED 負荷が一定のアプリケーションでは、出力コンデンサに 2 つの不可欠な機能があります。まず、LED 電流のリップルが比較的小さくなるように、インダクタ電流のリップルを除去する役割があります。また、LT3964 の電流ループも安定化します。LED 列のインピーダンスと出力コンデンサによって、通常は $10\text{kHz} \sim 40\text{kHz}$ の範囲にループ内の第 2 の主要ポールが形成されるからです。セラミック・コンデンサは、等価直列抵抗 (ESR) が非常に小さいので最良のリップル性能が得られます。出力コンデンサの容量は、選択したスイッチング周波数、インダクタの値、LED 列の等価インピーダンスにより異なります。X7R または X5R タイプのセラミック・コンデンサの使用を推奨します。初期値に適した値については、「標準的応用例」のセクションを参照してください。詳細については、弊社にお問い合わせください。

コンデンサを選択するときには、電圧バイアスと温度の該当する動作条件での実効容量を計算することに特に注意してください。物理的に大きなコンデンサまたは電圧定格が高いコンデンサが必要なことがあります。高品質のセラミック・コンデンサの供給元を表 5 に示します。

アプリケーション情報

表5. コンデンサ・メーカー

メーカー	Web サイト
Murata	www.murata.com
TDK	www.tdk.com
Kemet	www.kemet.com
Taiyo-Yuden	www.t-yuden.com
AVX	www.avx.com

レギュレーション・ループの安定化

LT3964は補償回路を内蔵したトランスコンダクタンス・エラー・アンプを使用しています。したがって、電流ループには内部に固定の主要ポールおよびゼロがあります。ループを補償するため、LT3964の外部で第2ポールを形成する必要があります。出力コンデンサを接続するアプリケーションでは、出力コンデンサと等価インピーダンスによって第2ポールが形成されます。出力負荷が動的で時間とともに変化する、出力コンデンサを接続しないアプリケーションでは、図2に示すように、LEDの検出抵抗 R_{LED} を接続して10kHz～40kHzの範囲内に第2ポールを形成する必要があります。第2ポールの時定数は C_{FILT} ($R_{LED} + R_{FILT}$)です。ISPピンの負荷電流は標準で30 μ Aです。ISP-ISP間しきい値のDCオフセットを0.6mV(標準)より小さく抑えるには、 R_{FILT} を20 Ω より小さくする必要があります。




図2. R_{LED} による第2ポールの形成

入力コンデンサの選択

LT3964の回路の入力は、X7RまたはX5Rタイプのセラミック・コンデンサを使用してバイパスします。Y5Vタイプは、温度や印加される電圧が変化すると性能が低下するので使用しないでください。4.7 μ F～10 μ Fのセラミック・コンデンサはLT3964をバイパスするのに適しており、リップル電流を容易に処理できます。低いスイッチング周波数を使用すると、大きな入力容量が必要になることに注意してください。入力電源のインピー

ダンスが高かったり、長い配線やケーブルによる大きなインダクタンスが存在する場合、追加のバルク容量が必要になることがあります。これには性能の低い電解コンデンサを使用することができます。

降圧レギュレータには、立ち上がり時間と立ち下がり時間の短いパルス電流が入力電源から流れます。その結果として生じるLT3964での電圧リップルを減らし、周波数が非常に高いこのスイッチング電流を狭い範囲のループに押し込めてEMIを最小限に抑えるためには、入力コンデンサが必要です。4.7 μ Fのコンデンサがこの役割を果たすことができますが、LT3964の近くに配置した場合に限ります(「プリント回路基板のレイアウト」のセクションを参照)。セラミック入力コンデンサに関する2つ目の注意点は、LT3964の最大入力電圧定格に関することです。セラミックの入力コンデンサは、トレースやケーブルのインダクタンスと結合して、質の良い(減衰の小さな)タンク回路を形成します。LT3964の回路を通電中の電源に差し込むと、入力電圧に公称値の2倍のリングングが生じて、LT3964の電圧定格を超える恐れがあります。ただし、この状況は簡単に回避できます(リニアテクノロジーの「アプリケーション・ノート88」を参照)。

INTV_{CC}レギュレータ

内部の低ドロップアウト(LDO)レギュレータは、 V_{IN} を基にして、ドライバと内部バイアス回路に電力を供給する4V電源を生成します。INTV_{CC}は、LT3964の回路に十分な電流を供給可能であり、2.2 μ F以上のX7RまたはX5Rセラミック・コンデンサを使用してグラウンドにバイパスする必要があります。パワーMOSFETのゲート・ドライバが必要とする大量のトランジェント電流を供給するには、十分なバイパスが必要です。入力電圧が高く、スイッチング周波数が高いアプリケーションでは、LDO内の電力損失が高いためダイ温度が上昇します。

入力低電圧ロックアウトのプログラミング

LT3964は、EN/UVLOピンの電圧が正確に1.18Vより低くなると、スイッチングを停止してPWMTGドライバをディスエーブルしますが、内部回路は電流を流し続けます。EN/UVLOの電圧がこのしきい値より低くなると、少量の4 μ Aプルダウン電流が流れます。EN/UVLOの電圧が0.4Vより低くなると、完全なシャットダウンが保証され、完全なシャットダウン時にLT3964に流れる電流は1 μ A未満になります。

アプリケーション情報

外部電源を使用してEN/UVLOの電圧を設定し、LT3964を自由自在にイネーブルまたはディスエーブルすることができます。あるいは、図3に示すように、 V_{IN} とEN/UVLOの間に抵抗回路網を配置することもできます。抵抗の値を求めるには、以下の式を使用してください。

$$V_{IN(FALLING)} = 1.18V \cdot \frac{R_{EN1} + R_{EN2}}{R_{EN1}}$$

$$V_{IN(RISING)} = 1.23V \cdot \frac{R_{EN1} + R_{EN2}}{R_{EN1}} + 4\mu A \cdot R_{EN2}$$




図3. EN/UVLOの抵抗の構成

T_{SET} ピンの使用による過熱保護

LT3964は、デバイスの内部接合部温度を制限する特殊でプログラム可能な温度レギュレーション・ループを内蔵しています。この温度レギュレーション機能により、周囲温度が高いときの重要な保護性能が得られます。また、与えられたアプリケーションを（最悪条件ではなく）標準的な周囲温度に合わせて最適化できる上に、最悪の条件下ではLT3964がデバイス自体とLED列を自動的に保護することが保証されます。

温度レギュレーション・ループの動作は単純です。周囲温度が高くなるにつれて、内部接合部温度も高くなるので、LT3964は必要に応じてLED電流を直線的に減少し始め、この温度を維持しようとします。これを実現できるのは、周囲温度が所望の最大接合部温度より低い温度に留まっている場合だけです。周囲温度が設定最大接合部温度を超えて上昇し続けると、LED電流はほぼゼロまで減少します。

この機能の目的はLT3964を直接保護することではあるものの、この機能を使用してLED電流を高温でディレーティングすることもできます。LED電流とLT3964の接合部温度の間には直接的な関係があるので、T_{SET}の機能も高温時にLED電流をある程度ディレーティングすることができます。

図4に示すように、INTV_{CC}ピンからの抵抗分割器を使用して、2本の外付け抵抗でICの最大接合部温度を設定します。目的の接合部温度になるようにR_{TSET1}とR_{TSET2}の比を選択します。T_{SET}の電圧と接合部温度の関係を図5に示します。

PCBレイアウトの手法が良くないためにT_{SET}ノードがスイッチング・ノイズを拾う場合は、10nFのコンデンサをR_{TSET1}と並列に接続することを推奨します。




図4. T_{SET}のプログラミング




図5. T_{SET}ピンのしきい値と接合部温度

PWM調光用のMOSFETの選択

LED電流のパルス幅変調は、光の色を変えずに輝度を制御する効果的な方法です。また、この方法では、電流レベルを変化させる方法よりも高い分解能で輝度を調整することができます。

LT3964はPWMTGドライバを内蔵しており、その目的は、高電圧のPMOSスイッチを適切な位置にして、LED列と出力コンデンサおよび電流検出抵抗との接続および切断を行うことにより、PWM調光を実行することです。スイッチが開いていてLED列が切断されている場合、LED電流はゼロになります。低電位側のNMOSドライバとは対照的に、この機能では、自動車用アプリケーションなどのシャース接地システムでLED電流の専用帰還経路が不要です。

アプリケーション情報

LT3964のほとんどのアプリケーションでは、VTHの最小値が-1V～-2Vの高電位側PMOS切断スイッチを推奨します。選択するPMOSのドレイン・ソース間電圧定格は、FBピンで設定した最大出力電圧より高いことが必要であり、IDの定格は I_{LED} より高いことが必要です。アノードをグラウンドに接続し、カソードをPWMTG MOSFETのドレインに接続した、図6にD1として示すダイオードにより、LED列の過大なインダクタンスによって生じる過電圧からデバイスを保護することができます。PMOSデバイスの推奨メーカー3社を表6に示します。




図6. 切断PMOSのある短絡保護回路用のキャッチ・ダイオード

表6. PMOSのメーカー

メーカー	Web サイト
Infineon Technologies	www.infineon.com
Vishay Inter Technology	www.vishay.com
Renesas Electronics	www.am.renesas.com

出力電圧(定電圧レギュレーション)または出力クランプのプログラミング

LED負荷が一定で出力コンデンサのあるアプリケーションでは、LT3964の電圧帰還ピンFBを使用し、次式に従って R_{FB1} と R_{FB2} (図7参照)を選択することにより、OPENLEDクランプ電圧をプログラムすることができます。

$$V_{OUT} = 1.18V \cdot \frac{R_{FB1} + R_{FB2}}{R_{FB1}}$$




図7. 出力コンデンサのあるアプリケーション向けのFBの抵抗構成

抵抗分割器を使用してOPENLEDクランプ電圧を正しくプログラムした場合は、FBピンの電圧が1.08Vを超えないようにして、LEDを接続したときにCTRLピンの電圧だけでLED電流を安定化することを保証します。最高の性能を得るには、OPENLEDクランプ電圧をLED列の最大電圧より約10%高く設定します。

LED列を切断したときに出力電圧が最大値に近いと、帰還ループがインダクタ電流を調整して出力の過充電を防ぐのに時間がかかりすぎる場合があります。したがって、FBの電圧は1.18Vのレギュレーション電圧を一瞬超える可能性があります。ただし、FBの電圧が1.233V(標準)の過電圧ロックアウトしきい値を超えると、LT3964は即座にスイッチングを停止してPWMTGドライバはオフになります。その間に、デバイス・ステータス・レジスタのSTATUS[4]ビット(チャンネル1の場合)またはSTATUS[0]ビット(チャンネル2の場合)にはロジック“H”が書き込まれ、ALERTピンもアサートされます。

LED負荷が動的で時間とともに変化するアプリケーションでは、出力ノードに100nFの容量を推奨します。ただし、開放回路(OFFENLED)時に出力ノードが V_{IN} を超えてオーバーシュートする可能性がある場合は、図8に示すように出力を V_{IN} にクランプするためにショットキ・ダイオードが必要です。このショットキ・ダイオードのBV定格は V_{IN} の最大値より高い必要があります。LED列の過剰なインダクタンスが原因でISPとISNがグラウンドより低い電位にリングしないよう保護するため、別のショットキ・ダイオードを推奨します。SHORTLED($F_B < 250mV$)の誤作動を避けるには、INTVCCと F_B の間に抵抗を組み込んで、この機能を無効にします。

アプリケーション情報




図8. 出力コンデンサのないアプリケーション向けの出力クランプ

OPENLEDの検出

出力での開放状態を検出するため、LT3964は出力電圧と出力電流の両方をモニタします。FBの電圧が $V_{FB} - 53\text{mV}$ を超えており、 $V_{(ISP-ISN)}$ が 10mV より小さい場合、デバイス・ステータス・レジスタのOPENLEDステータス・ビットSTATUS[5] (チャンネル1の場合) またはSTATUS[1] (チャンネル2の場合) にはロジック1が書き込まれ、 $\overline{\text{ALERT}}$ ピンもアサートされます。

SHORTLEDと過電流保護機能

R_{FB1} と R_{FB2} によって形成される抵抗回路網は、短絡 (SHORTLED) の基準も規定します。LT3964の場合、短絡とは最初の起動後にFBの電圧が 250mV より低い状態を指します。デバイス・ステータス・レジスタのSTATUS[6] (チャンネル1の場合) またはSTATUS[2] (チャンネル2の場合) は同時に設定されます。

出力を直接検出しないアプリケーションを図6に示します。また、LT3964は出力過電流 ($V_{(ISP-ISN)} > 930\text{mV}$ 、標準) をモニタして出力短絡を判別します。過電流が検出されると、デバイス・ステータス・レジスタのSTATUS[7]ビット (チャンネル1の場合) またはSTATUS[3]ビット (チャンネル2の場合) が設定され、同時に $\overline{\text{ALERT}}$ ピンが“L”になります。

どちらの場合も、図9に示すようにLT3964はスイッチングを停止し、PWMTGを即座に“H”にしてLED列を電力経路から切り離します。




図9. 短絡フォルトに対するPWMTGの応答

LT3964には、SHORTLEDフォルトまたはOCフォルトにตอบสนองする2つの異なる方法 (一時中断またはラッチオフ) があります。デフォルトは一時中断です。フォルトが検出されると、内部のフォルト・タイマが起動します。フォルト・タイマの期限が切れてフォルトが解消すると、LT3964は再起動します。固定の内部ソフトスタート時間が経過した後、PWMTGは“H”になり、スイッチングが始まります。LT3964が一時中断モードで短絡フォルトにตอบสนองする様子を図10および11に示します。I²Cモードでは、フォルトが解消された場合でも $\overline{\text{ALERT}}$ ピンがアサートされたままですが、非I²Cモードでは $\overline{\text{ALERT}}$ ピンがデアサートされます。




図10. I²Cモードでの短絡フォルトに対する一時中断応答




図11. 非I²Cモードでの短絡フォルトに対する一時中断応答

アプリケーション情報

ラッチオフ・モードは、LT3964をプログラムしてフォルトに反応できるようにする別の方法です。フォルトが発生すると、デバイス・ステータス・レジスタのCONFIG[7] (表 11 参照) が I²C を介して設定され、LT3964はスイッチングを停止してPWMTGを直ちに“H”にします。図 12 に示すように、LT3964は全てのフォルトが解消された場合でもスイッチング停止状態のままです。ラッチオフ・モードから抜けるには、EN/UVLOピンを“L”から“H”に切り替える必要があります。




図 12. 短絡フォルトに対するラッチオフ応答

逆入力電流に関する注意事項

LT3964は、上側スイッチがオフ状態のときに、上側スイッチを介してSWピンからV_{IN}ピンへ200mAを超える大量の逆入力電流を連続して流すようには設計されていません。この警告では、損傷を引き起こす状態になる恐れがある状況と、この状態になる可能性が高い場合に上側スイッチを保護するための対策について説明します。負のインダクタ電流が少量(100mA以下)流れることが予想されますが、スイッチング・サイクルより短い期間であれば許容範囲内です。これが予想されるのは、LED電流が少ない通常動作時です。上側スイッチの寄生ボディ・ダイオードに負のインダクタ電流が大量に流れる原因となる事象の1つは、出力を充電するときの電源でのグランド・フォルトです。この入力フォルト・イベントは一般的ではありませんが、

せんが、注意する必要があります。以下の3つの状態が同時に観察される場合は、上側スイッチがオフの間に、損傷を引き起こす恐れがある逆電流レベルになる可能性が高いと考えられます。

1. 降圧出力電圧がV_{IN}電源電圧にほぼ等しい
2. スwitchング・サイクルの最初に出力電圧が高い
3. 低電位側スイッチが短時間オンしてBSTコンデンサを充電すると、インダクタ電流がゼロに近づく

これら3つの状態が持続的な負のインダクタ電流につながる可能性がある理由は、下側スイッチがオンすると、インダクタの両端に大きな電圧が観測され、その時間が40ns (下側スイッチの最小オン時間) であっても大きな負のインダクタ・リップルを引き起こすからです。下側スイッチがオフした後、残りのスイッチ・サイクルの間は両方のスイッチがオフ状態になります。したがって、インダクタ両端に加わる電圧が小さいことが原因で、負のインダクタ電流が上側スイッチの寄生ボディ・ダイオードを長時間にわたって逆方向に流れ続けます。V_{IN}に近い定電圧レギュレーションが設定されている場合、あるいはLEDのV_fがV_{IN}に近づくレベルまでV_{IN}が低下した場合は、OPENLEDイベントの間にV_{IN}がV_{OUT}に等しい状態が生じることがあります。前の例 (OPENLED) では、負荷がないのでスイッチングは不連続になり、したがって下側スイッチがオンのとき、インダクタ電流はBSTのリフレッシュ・サイクル中に負になると考えられます。この動作条件 (つまり、V_{OUT} / (V_{OUT} - V_{IN}) > 10) が予想される場合は、値が10μH以上のインダクタを使用して、同期FETでの短時間のパルス中に大きな負のインダクタ電流が発生しないようにします。125°Cを超える高いダイ温度で動作するアプリケーションでは、図 13 に示すようにショットキ・ダイオードを接続して、保護能力を増強し、上側スイッチの周辺で負のインダクタ電流をバイパスすることを強く推奨します。




図 13. 逆入力電流保護

アプリケーション情報

チャンネルレベルの $\overline{\text{ALERT}}$ 通知

チャンネルレベルのフォルトが発生すると、LT3964はデバイス・ステータス・レジスタの対応する通知ビット(表7参照)を設定します。また、このビットはマスタがコマンドを送信してリセットするまでラッチされます。デバイス・ステータス・レジスタの対応ビット(表8参照)が“H”の場合、LT3964は $\overline{\text{ALERT}}$ ピンを“L”にすることによってこのフォルトを通知します。

表7. デバイス・ステータス・レジスタ

デバイス・ステータス・レジスタ[ビット]	値	設定
STATUS[0]	0* 1	Ch1 Output Voltage Normal Ch1 Output Overvoltage (OVFB)
STATUS[1]	0* 1	Ch1 LED Normal Ch1 LED Open (OPENLED)
STATUS[2]	0* 1	Ch1 LED Normal Ch1 LED Shorted (SHORTLED)
STATUS[3]	0* 1	Ch1 Output Current Normal Ch1 Output Overcurrent (OC)
STATUS[4]	0* 1	Ch2 Output Voltage Normal Ch2 Output Overvoltage (OVFB)
STATUS[5]	0* 1	Ch2 LED Normal Ch2 LED Open (OPENLED)
STATUS[6]	0* 1	Ch2 LED Normal Ch2 LED Shorted (SHORTLED)
STATUS[7]	0* 1	Ch2 Output Current Normal Ch2 Output Overcurrent (OC)

* 電源投入時のデフォルト値を意味する。

表8. デバイスのステータス・イネーブル・レジスタ

デバイスのステータス・イネーブル・レジスタ [ビット]	値	設定
STATEN[0]	0 1*	Disable Reporting Ch1 OVFB Enable Reporting Ch1 OVFB
STATEN [1]	0 1*	Disable Reporting Ch1 OPENLED Enable Reporting Ch1 OPENLED
STATEN [2]	0 1*	Disable Reporting Ch1 SHORTLED Enable Reporting Ch1 SHORTLED
STATEN [3]	0 1*	Disable Reporting Ch1 OC Enable Reporting Ch1 OC
STATEN [4]	0 1*	Disable Reporting Ch2 OVFB Enable Reporting Ch2 OVFB
STATEN [5]	0 1*	Disable Reporting Ch2 OPENLED Enable Reporting Ch2 OPENLED
STATEN [6]	0 1*	Disable Reporting Ch2 SHORTLED Enable Reporting Ch2 SHORTLED
STATEN [7]	0 1*	Disable Reporting Ch2 OC Enable Reporting Ch2 OC

* 電源投入時のデフォルト値を意味する。

LT3964は、デバイスのアドレスを送り返すことによってマスタのアラート応答照会(ARI)に応答します。I²Cモードで動作していた場合、 $\overline{\text{ALERT}}$ ピンは転送が正常に完了するまでアサートされたままです。その後、LT3964は、新しいアラート・イベントが発生して $\overline{\text{ALERT}}$ ピンが再度アサートされるまで、それ以上のARI要求に応答しなくなります。マスタは、デバイスのアドレスを受け取ると、LT3964から全アラート情報を読み出してデバイス・ステータス・レジスタをリセットするかどうかを決定します。アラート通知を最小限に抑えるため、対応するSTATUSビットが解消されない場合、LT3964は同じフォルトを繰り返して通知しません。

非I²Cモードでは、LT3964はI²Cレジスタに関係なくフォルトを通知します。LT3964がOVFBフォルトおよびOPENLEDフォルトを検出すると、 $\overline{\text{ALERT}}$ ピンは必ずアサートされます。SHORTLEDフォルトおよびOCフォルトでは、内部ソフトスタート・フォルト・タイマの期限が切れてフォルトが解消されるまで、 $\overline{\text{ALERT}}$ ピンは通常アサートされたままです。

輝度のPWM調光制御

PWM調光を使用してLED電流を0から最大電流まで調整し、平均電流を正確に設定するとともに、LEDに流れる電流が少ないと発生する色ずれの可能性がないようにします。PWM調光の精度を向上するため、PWMピンの信号が“L”の静止期間中は、スイッチに必要な電流が内部VCノードに保存されます。この機能により、PWM信号が“H”になったときの回復時間が最小限に抑えられます。回復時間をさらに改善するには、LED電流の経路に切断スイッチを使用して、PWMピンの信号が“L”の期間中に出力コンデンサが放電されないようにする必要があります。PWM信号の最小オン時間または最小オフ時間は、RT入力で設定した動作周波数の選択に依存します。電流の精度を最高にするには、PWMが“H”の最小時間をスイッチング・サイクル2回分以上($f_{\text{SW}} = 2\text{MHz}$ では1 μs)にする必要があります。

アプリケーション情報

PWM信号によるソフトスタート・シーケンスの中断が許されると、PWM信号のデューティ・サイクルが低いときに起動時間がかかりすぎることがあります。したがって、いったん起動が開始されると、LT3964はPWM入力信号によるディスエーブルのロジック信号を無視します。デバイスは、内部ソフトスタート時間が経過するか、出力電流がフルスケール電流の5分の1に達するまで、スイッチングおよびTGをイネーブルにした状態でソフトスタートを継続します。この時点で、デバイスはPWMピンの入力またはI²Cを介したPWM入力が見えるように調光制御の追従を開始します。

内部のPWM調光信号は、PWMピンの入力(PWMEXT)とI²C PWMレジスタ(CH1PWM1、CH1PWM2、CH2PWM1、CH2PWM2)の両方により制御されます。非I²Cモードでは、PWMレジスタの出力が恒久的に1に設定されるので、内部のPWM調光信号をゲート制御できるのはPWMEXTだけです。I²Cモードでは、パワーオン・リセット後、PWMレジスタは最初に0に設定されます。このレジスタは、目的の調光周波数と調光デューティ・サイクルに従って更新することができます。表9および10に示すチャンネル1のPWMレジスタには、以下の出力があります。

$$\text{PWM Frequency} = \frac{f_{\text{sw}}}{2^{(\text{SCALE}[2:0]+6)}}$$

$$\text{PWM Duty Cycle} = \frac{\text{CH1_ON}[\text{SCALE}[2:0]+5:0]}{2^{(\text{SCALE}[2:0]+6)}}$$

ここで、 f_{sw} はスイッチング周波数です。例えば、SCALE[2:0] = 7の場合、PWM周波数は $f_{\text{sw}}/8192$ であり、PWMデューティ・サイクルはCH1_ON[12:0]/8192です。SCALE[2:0] = 0の場合、PWM周波数は $f_{\text{sw}}/64$ です。高次ビットCH1_ON[12:6]は無視され、PWMデューティ・サイクルはCH1_ON[5:0]/64で定義されます。

PWMレジスタによって設定される達成可能な最大のPWMデューティ・サイクルは8191/8192です。100%のPWM調光を実行するには、デバイス・ステータス・レジスタのCONFIG[3]/[2]をクリアする必要があります。通常、PWMレジスタは優れたPWM調光性能を示します。調光制御信号と内部クロックのタイミングが揃っているからです。

LT3964はLED列をPWM(パルス幅変調)モードまたはBAM(ビット角変調)モードで駆動することができます。これらのモードは、表11および12に示すように、CONFIG[3]/[2]とCONFIG[1]/[0]の組み合わせによって設定されます。ビット角変調(BAM)は、固定または可変周波数変調と併用できるLED駆動技術です。本質的には、LEDは必要な光度の値を規定するバイナリ・ワードであるパルス列で駆動されます。パルス列の各ビットは、各ビット(CH1_ON[ビット]またはCH2_ON[ビット])の2進数の重みによって定義される比率で伸張されます。各ビットの伸張比を表13に示します。また、CH1_ON[6:0] = 001101bおよびSCALE[2:0] = 000bの場合のBAMの例を図10に示します。

表9. チャンネル1(CH1)のPWMレジスタ1(CH1PWM1)

CH1 PWM レジスタ1[ビット]	値	設定
CH1PWM1[0]	0* 1	PWMON Time 5th MSB CH1_ON[8] = 0 PWMON Time 5th MSB CH1_ON [8] = 1
CH1PWM1[1]	0* 1	PWMON Time 4th MSB CH1_ON [9] = 0 PWMON Time 4th MSB CH1_ON [9] = 1
CH1PWM1[2]	0* 1	PWMON Time 3rd MSB CH1_ON[10] = 0 PWMON Time 3rd MSB CH1_ON [10] = 1
CH1PWM1[3]	0* 1	PWMON Time 2nd MSB CH1_ON[11] = 0 PWMON Time 2nd MSB CH1_ON [11] = 1
CH1PWM1[4]	0* 1	PWMON Time MSB CH1_ON[12] = 0 PWMON Time MSB CH1_ON[12] = 1
CH1PWM1[5]	0* 1	PWMON FREQ Scalar LSB SCALE[0] = 0 PWMON FREQ Scalar LSB SCALE[0] = 1
CH1PWM1[6]	0* 1	PWMON FREQ Scalar 2nd MSB SCALE[1] = 0 PWMON FREQ Scalar 2nd MSB SCALE[1] = 1
CH1PWM1[7]	0* 1	PWMON FREQ Scalar MSB SCALE[2] = 0 PWMON FREQ Scalar MSB SCALE[2] = 1

* I²Cモードでの電源投入時のデフォルト値を意味する。PWMONはPWMのオン時間を意味する。FREQはPWM周波数を意味する。

アプリケーション情報

表 10. チャンネル 1 (CH1) の PWM レジスタ 2 (CH1PWM2)

CH1 PWM レジスタ 2 [ビット]	値	設定
CH1PWM2[0]	0* 1	PWMON Time LSB CH1_ON[0] = 0 PWMON Time LSB CH1_ON[0] = 1
CH1PWM2[1]	0* 1	PWMON Time 12th MSB CH1_ON[1] = 0 PWMON Time 12th MSB CH1_ON[1] = 1
CH1PWM2[2]	0* 1	PWMON Time 11th MSB CH1_ON[2] = 0 PWMON Time 11th MSB CH1_ON[2] = 1
CH1PWM2[3]	0* 1	PWMON Time 10th MSB CH1_ON[3] = 0 PWMON Time 10th MSB CH1_ON[3] = 1
CH1PWM2[4]	0* 1	PWMON Time 9th MSB CH1_ON[4] = 0 PWMON Time 9th MSB CH1_ON[4] = 1
CH1PWM2[5]	0* 1	PWMON Time 8th MSB CH1_ON[5] = 0 PWMON Time 8th MSB CH1_ON[5] = 1
CH1PWM2[6]	0* 1	PWMON Time 7th MSB CH1_ON[6] = 0 PWMON Time 7th MSB CH1_ON[6] = 1
CH1PWM2[7]	0* 1	PWMON Time 6th MSB CH1_ON[7] = 0 PWMON Time 6th MSB CH1_ON[7] = 1

*I²C モードでの電源投入時のデフォルト値を意味する。

表 11. デバイスの構成レジスタ

デバイスの構成 レジスタ [ビット]	値	設定
CONFIG[0]	0* 1	Channel 2 PWM Mode Channel 2 BAM Mode
CONFIG[1]	0* 1	Channel 1 PWM Mode Channel 1 BAM Mode
CONFIG[2]	0 1*	Channel 2 PWM Registers' Output Disabled (Always On) Channel 2 PWM Registers' Output Enabled
CONFIG[3]	0 1*	Channel 1 PWM Registers' Output Disabled (Always On). Channel 1 PWM Registers' Output Enabled
CONFIG[4]	x	Not Used
CONFIG[5]	x	Not Used
CONFIG[6]	0* 1	Clock Output Disabled Clock Output Enabled
CONFIG[7]	0* 1	Latchoff Mode Disabled Latchoff Mode Enabled

*I²C モードでの電源投入時のデフォルト値を意味する。BAM はビット角変調を意味する。

表 12. I²C の PWM 調光設定

CONFIG[3]/[2]	CONFIG[1]/[0]	動作
1	1	Bit Angle Modulation
1	0	Regular Pulse Width Modulation
0	x	I ² C PWM Dimming Disabled (Always On)

表 13. 各 PWMON ビットの伸張比

ビット位置	伸張比
CH1_ON[12]	4096
CH1_ON[11]	2048
CH1_ON[10]	1024
CH1_ON[9]	512
CH1_ON[8]	256
CH1_ON[7]	128
CH1_ON[6]	64
CH1_ON[5]	32
CH1_ON[4]	16
CH1_ON[3]	8
CH1_ON[2]	4
CH1_ON[1]	2
CH1_ON[0]	1




図 14. BAM の例

アプリケーション情報

I²Cの動作

I²Cインタフェース

LT3964は、標準のI²C 2線インタフェースを使用してバス・マスタと通信します。バスが使用中でない場合は、2本のバスライン(SDAとSCL)を“H”にする必要があります。これらのラインには外付けのプルアップ抵抗または電流源が必要です。LT3964はスレーブ・レシーバであり、スレーブ・トランスミッタでもあります。I²C制御信号であるSDAおよびSCLのしきい値は、TTLしきい値(“H”の最小しきい値:1.5V、“L”の最大しきい値:0.4V)です。I²Cの内部ロジック・ゲートには、INTV_{CC}から電力が供給されます。INTV_{CC}が約3.2Vより低い場合、I²Cシリアル・ポートは電源投入時の状態にリセットされ、レジスタはデフォルト値に設定されます。

I²Cバスの速度

I²Cポートは最大400kHzの速度で動作します。I²Cに準拠したマスタ・デバイスから呼び出されたときに適正に動作するように、このポートにはタイミング遅延が組み込まれています。バスの動作が不安定になった場合でもグリッチを抑制するように設計された入力フィルタも備えています。

I²CのSTART条件とSTOP条件

I²Cポートのタイミング情報を図15に示します。バス・マスタは、START条件を送信することにより、通信の開始を知らせます。START条件は、SCLが“H”のときにSDAを“H”から“L”に遷移することによって発生します。マスタは、スレーブ書き込みアドレスか、またはスレーブ読み出しアドレスのどちらかを送信することができます。データがLT3964に書き込まれると、マスタはLT3964がマスタの新しいコマンド・セットに基づいて動作するよう指示するSTOP条件を送信します。STOP条件は、SCLが“H”のときにSDAを“L”から“H”に遷移させることにより、マスタによって送信されます。この後、バスは別のI²Cデバイスとの通信のために解放状態になります。

I²Cのバイト・フォーマット

LTC3964との間で送受信する各バイトは8ビット長にして、その後にはアクノリッジ・ビットのための追加のクロック・サイクルが続く必要があります。データは最上位ビット(MSB)を先頭にしてLT3964に送ります。

I²Cのアクノリッジ

アクノリッジ信号はマスタとスレーブの間のハンドシェイクに使用されます。LT3964は、書き込みが行われると、その書き込みアドレスと後続のレジスタ・アドレスおよびデータ・バイトにアクノリッジを返します。LT3964は、読み出し元になる場合、その読み出しアドレスと8ビットのステータス・バイトにアクノリッジを返します。LT3964によって生成されたアクノリッジ・パルス(アクティブ“L”)により、マスタは最新の情報バイトが正常に転送されたことを認識します。マスタは、アクノリッジ・クロック・サイクルの間にクロック・サイクルを生成し、SDAラインを(“H”に)解放します。書き込みアクノリッジ・クロック・パルスが“H”の間SDAラインが“L”で安定するように、LTC3964はこのクロック・パルスの間SDAラインを“L”にします。

I²Cデバイスのアドレス指定

8つの異なるバス・アドレスは、ADDR2ピンおよびADDR1ピンを使用して構成することができます。ADDR2ピンとADDR1ピンの状態とアドレスの対応関係を表14に示します。アドレス・バイトの最下位ビットは、読み出し/書き込みビットとして知られ、LT3964に対してデータを書き込むときは0、読み出すときは1です。また、同じI²Cバス上にある全てのスレーブに対して情報の送信または照会を行う1つのグローバル・アドレスが0001100R/Wにあります(詳細については、I²Cブロードキャスト・モードを参照してください)。

表14. スレーブ・アドレスのマップ(110 A3 A2 A1 A0 R/W)

ADDR2	ADDR1	A3	A2	A1	A0
GND	FLOAT	0	0	0	1
GND	INTV _{CC}	0	0	1	1
FLOAT	GND	0	1	0	0
FLOAT	FLOAT	0	1	0	1
FLOAT	INTV _{CC}	0	1	1	1
INTV _{CC}	GND	1	1	0	0
INTV _{CC}	FLOAT	1	1	0	1
INTV _{CC}	INTV _{CC}	1	1	1	1
GND*	GND	0	0	0	0

*非I²Cモード:内部PWM調光機能は無効になっている。

アプリケーション情報

I²Cサブアドレス指定書き込み

LT3964は、サブアドレス指定システムを介してI²Cポートでアクセスできる9つのコマンド・レジスタを内蔵しています。LT3964の各書き込みサイクルは、LT3964の書き込みアドレスから始まる一連の3バイトで構成されます。2番目のバイトは、書き込み先となるコマンド・レジスタのサブアドレスです。サブアドレスは、3番目のバイトのデータが格納されるレジスタを指すポインタです。3番目のバイトは、直前に受け取ったサブアドレスに書き込むデータです。

I²Cバスの書き込み動作

マスタは、START条件とLT3964の書き込みアドレスを使用してLT3964との通信を開始します。アドレスがLT3964のアドレスと一致すると、LT3964はアクノリッジ・パルスを返します。次にマスタはサブアドレスを送ります。LT3964は再度アクノリッジを返し、データ・バイトに対してこのサイクルが繰り返されます。LT3964がアクノリッジを返すと、データ・バイトは直ちに内部の保持ラッチに転送されます。マスタは必要に応じてREPEAT-START条件を開始することができます。この条件では、I²Cバス上の別のデバイスのアドレスが指定されます。LT3964は、受信した有効なデータを記憶します。I²C上の全てのデバイスのアドレスが指定され、有効なデータが送信されて、グローバルSTOPが送信されると、LT3964は受信したデータを使用して、そのコマンド・ラッチを更新します。LT3964のI²Cシリアル・ポート書き込みパターンを図16に示します。

I²Cサブアドレス指定読み出し

LT3964のI²Cインタフェースは、I²Cのコマンド・レジスタおよびステータス・レジスタのアドレスをランダムに読み出す機能をサポートしています。レジスタを読み出す前に、レジスタのサブアドレスを書き込む必要があります。START条件、次にLT3964の書き込みアドレス、その後に読み出し元レジスタのサブアドレスを送信します。これで、サブアドレスはレジスタを指すポインタとして格納されます。REPEAT-START条件とその後LT3964の読み出しアドレスを送信します。LT3964は、その読み出しアドレスのアクノリッジ後に、次の8クロック・サイクルのそれぞれに対して1ビットの情報を返します。読み出し動作では、STOP条件は必要ありません。読み出しサブアドレスは、新しいサブアドレスが書き込まれるまで保存されます。STOP条件を送信する前にデータを読み出すことにより、コマンド・レジスタにデータをコミットする前に、内部のデータ保持ラッチに書き込まれたデータを確認します。START条件とそれに続くLT3964の読み出しアドレスを繰り返し送信し、読み出しアドレスのアクノリッジ後にデータをクロック同期読み出しすることにより、レジスタを絶えずポーリングします。LT3964のI²Cシリアル・ポート読み出しパターンを図17に示します。

I²Cコマンド・レジスタおよびステータス・レジスタ

LT3964には、9つのI²Cコマンド/ステータス・レジスタと3つの読み出し専用I²C製品番号レジスタがあります。これらのレジスタの全ての情報を表15に示します。

I²Cブロードキャスト(BCMODE)

BCMODE書き込みコマンド(0001 1000)は、I²Cバス上の複数のLT3964スレーブ間のPWM調光サイクルの同期に使用されます。LT3964スレーブは、同期するために共通の外部クロックで動作する必要があります。このコマンドは、どのレジスタ・ビットも変更しません。調光サイクルを同期するために、各チャネル・カウンタのみをリセットします。

アプリケーション情報




図 15. I²Cシリアル・ポートのタイミング




図 16. LT3964のI²Cシリアル・ポートの複数書き込みパターン




図 17. LT3964のI²Cシリアル・ポートの読み出しパターン




図 18. LT3964のI²Cシリアル・ポートのブロードキャスト読み出しパターン

アプリケーション情報

表 15. LT3964 のコマンド・レジスタ表

レジスタ	名前	B[7]	B[6]	B[5]	B[4]	B[3]	B[2]	B[1]	B[0]	デフォルト
0x01	CONFIG	Latchoff Mode Enable Bit 0 = Disabled 1 = Enabled	Clock Output Enable Bit 0 = Disabled 1 = Enabled	Not Used	Not Used	Channel 1 Pulse Dim Enable Bit 0 = Disabled (Always On) 1 = Enabled	Channel 2 Pulse Dim Enable Bit 0 = Disabled (Always On) 1 = Enabled	Channel 1 Pulse Dim Type Bit 0 = PWM Mode 1 = BAM Mode	Channel 2 Pulse Dim Type Bit 0 = PWM Mode 1 = BAM Mode	00xx 1100
0x02	CH1PWM1	Channel 1 PWM FREQ Scalar MSB	Channel 1 PWM FREQ Scalar 2nd MSB	Channel 1 PWM FREQ LSB	Channel 1 PWM ON Time MSB	Channel 1 PWM ON Time 2nd MSB	Channel 1 PWM ON Time 3rd MSB	Channel 1 PWM ON Time 4th MSB	Channel 1 PWM ON Time 5th MSB	0000 0000
0x03	CH1PWM2	Channel 1 PWM ON Time 6th MSB	Channel 1 PWM ON Time 7th MSB	Channel 1 PWM ON Time 8th MSB	Channel 1 PWM ON Time 9th MSB	Channel 1 PWM ON Time 10th MSB	Channel 1 PWM ON Time 11th MSB	Channel 1 PWM ON Time 12th MSB	Channel 1 PWM ON Time LSB	0000 0000
0x04	CH2PWM1	Channel 2 PWM FREQ Scalar MSB	Channel 2 PWM FREQ Scalar 2nd MSB	Channel 2 PWM FREQ LSB	Channel 2 PWM ON Time MSB	Channel 2 PWM ON Time 2nd MSB	Channel 2 PWM ON Time 3rd MSB	Channel 2 PWM ON Time 4th MSB	Channel 2 PWM ON Time 5th MSB	0000 0000
0x05	CH2PWM2	Channel 2 PWM ON Time 6th MSB	Channel 2 PWM ON Time 7th MSB	Channel 2 PWM ON Time 8th MSB	Channel 2 PWM ON Time 9th MSB	Channel 2 PWM ON Time 10th MSB	Channel 2 PWM ON Time 11th MSB	Channel 2 PWM ON Time 12th MSB	Channel 2 PWM ON Time LSB	0000 0000
0x06	ADIM1	Channel 1 Analog Dimming MSB	Channel 1 Analog Dimming 2nd MSB	Channel 1 Analog Dimming 3rd MSB	Channel 1 Analog Dimming 4th MSB	Channel 1 Analog Dimming 5th MSB	Channel 1 Analog Dimming 6th MSB	Channel 1 Analog Dimming 7th MSB	Channel 1 Analog Dimming LSB	1111 1111
0x07	ADIM2	Channel 2 Analog Dimming MSB	Channel 2 Analog Dimming 2nd MSB	Channel 2 Analog Dimming 3rd MSB	Channel 2 Analog Dimming 4th MSB	Channel 2 Analog Dimming 5th MSB	Channel 2 Analog Dimming 6th MSB	Channel 2 Analog Dimming 7th MSB	Channel 2 Analog Dimming LSB	1111 1111
0x08	STATEN	Channel 2 Overcurrent Reporting Enable Bit 0 = Disabled 1 = Enabled	Channel 2 SHORTLED Reporting Enable Bit 0 = Disabled 1 = Enabled	Channel 2 OPENLED Reporting Enable Bit 0 = Disabled 1 = Enabled	Channel 2 Overvoltage Reporting Enable Bit 0 = Disabled 1 = Enabled	Channel 1 Overcurrent Reporting Enable Bit 0 = Disabled 1 = Enabled	Channel 1 SHORTLED Reporting Enable Bit 0 = Disabled 1 = Enabled	Channel 1 OPENLED Reporting Enable Bit 0 = Disabled 1 = Enabled	Channel 1 Overvoltage Reporting Enable Bit 0 = Disabled 1 = Enabled	1111 1111
0x09	STATUS	Channel 2 Overcurrent Reporting Bit 0 = NO 1 = YES	Channel 2 SHORTLED Reporting Bit 0 = NO 1 = YES	Channel 2 OPENLED Reporting Bit 0 = NO 1 = YES	Channel 2 Overvoltage Reporting Bit 0 = NO 1 = YES	Channel 1 Overcurrent Reporting Bit 0 = NO 1 = YES	Channel 1 SHORTLED Reporting Bit 0 = NO 1 = YES	Channel 1 OPENLED Reporting Bit 0 = NO 1 = YES	Channel 1 Overvoltage Reporting Bit 0 = NO 1 = YES	0000 0000

アプリケーション情報

BCMODE読み出しコマンド(0001 1001)は、バス上のどのLT3964スレーブがアラートを送信しているかについて問い合わせる目的で使用されます(詳細は、「アラート応答プロトコル」のセクションを参照)。このコマンドは、2バイト長です。第1バイトは、ブロードキャスト読み出しアドレス00011001です。第2バイトの110A₃A₂A₁A₀はアラート送信側のスレーブにより送信されます。ここで、A₃A₂A₁A₀は、表14に示すプログラム可能なアドレス選択ピンADDR2およびADDR1からの入力ロジック値です。LT3964のBCMODE読み出しパターンを図18に示します。

アラート (ALERT) 応答プロトコル

複数のスレーブが共通の割り込みラインを共有しているシステムでは、マスタはアラート応答アドレス(ARA)を使ってどのデバイスが割り込みを開始したのかを判断することができます。マスタは、START条件と特別な7ビットARAバスアドレス(0001100)とそれに続く読み出しビット(R)=1を使用してARA手順を開始します。LT3964がアラート・モードでALERTピンをアサートしている場合は、その7ビット・バス・アドレス(110A₃A₂A₁A₀)と0を送ることによってアクノリッジと応答を返します。アドレスの送信中、別のデバイスが標準のI²Cバス・アービトレーションを使って同時にアドレスを送っているかどうかを調べるためにSDAピンをモニタします。LT3964が1を送信していて、SCLの立ち上がりエッジでSDAピンから0を読み出した場合、LT3964はアドレスが下位の別のデバイスが送信していると思なして転送を直ちに中止し、次のARAサイクルを待つて再試行を行います。転送が正常に終了すると、LT3964はALERTピンをデアサートし、新しいアラート・イベントが発生するまでそれ以上のARA要求には応答しません。

プリント回路基板の設計

適切に動作させ、EMIを最小にするには、プリント回路基板のレイアウト時に注意が必要です。通常、デバイス付近の入力コンデンサ、V_{IN}ピン、およびGNDピンには大量のスイッチング電流が流れます。これらの電流によって進行するループができるだけ小さくなるように、コンデンサをこれらのピンにできるだけ近づけて配置する必要があります。これらのコンデンサや大きなインダクタを基板上のLT3964と同じ側に配置して、同じ層に接続します。その他の大容量バルク入力コンデンサは、チップから離して、基板の反対側に安全に配置することができます。

その他の全ての部品のグラウンド接続を別にしておくことにより、ケルビン・グラウンド回路網を形成します。入力コンデンサおよび出力コンデンサのグラウンドと、LED電流の帰還経路を露出パッドで一点接続します。熱抵抗を低く保つには、グラウンド・プレーンをできるだけ広げ、LT3964の下や近くから回路基板内および底面の追加グラウンド・プレーンまでサーマル・ビアを追加します。

性能を向上する基板設計の側面が他にもいくつかあります。同様に、SWノードおよびBSTノードの面積を最小限に抑えると、ノイズが減少します。FBピンのトレースを短くして、これらの高インピーダンス・ノードのノイズに対する弱さを軽減します。電流レギュレーションの精度を保つには、外付けの電流検出抵抗R_{LED}とISPピンおよびISNピンとの間の接続箇所を最小限に抑えることが不可欠です。INTV_{CC}のバイパス・コンデンサおよびBSTコンデンサは、それぞれのピンにできるだけ近づけて配置します。

パワー部品配置の簡略両面レイアウトと、トレース、グラウンド・プレーン、およびビアの位置を図19に示します。ただし、最高の性能を得るためには、4層レイアウトを推奨しています。参考用のレイアウト設計については、弊社へお問い合わせください。






図19. デュアル降圧LEDドライバの簡略レイアウト

標準的応用例

短絡LED に対して堅牢な、PWM 調光機能内蔵の50Wデュアル降圧1A LEDドライバ




V_{IN} = 34VでのPWM調光




標準的応用例

複数チャネルの昇降圧LEDドライバ



L1: VISHAY SILICONIX IHLF-5050FD-01 10 μ H
 L2, L3: WURTH 74437349100
 M1: INFINEON BSC030N04NS
 M2, M3: VISHAY Si2319CDS
 D1: DIODES PDS1040

効率




3964 TA03b

3964f


標準的応用例

マトリクスLEDドライバ




L1, L2: WURTH 7447709680
M1, M2: VISHAY SI2319CDS

1個のLEDのPWM調光、 $V_{IN} = 34V$




効率、 $V_{IN} = 34V$



パッケージ


最新のパッケージ図は、<http://www.linear-tech.co.jp/product/LT3964#packaging>を参照してください。

UHE Package
36-Lead Plastic QFN (5mm × 6mm)
 (Reference LTC DWG # 05-08-1876 Rev 0)




標準的応用例

デュアル1AシングルLEDドライバ



L1, L2: COILCRAFT XAL4020-222MEB
M1, M2: VISHAY Si2365EDS

効率、 $I_{LED} = 1A$



関連製品

製品番号	概要	注釈
LT3922	36V、2A 同期整流式昇圧 LED ドライバ	$V_{IN(MIN)} = 2.8V$ 、 $V_{IN(MAX)} = 36V$ 、 $V_{OUT} = 40V$ 、128:1 の内部調光と 5,000:1 の外部調光、 $ISD = 1\mu A$ 、4mm×5mm QFN-28
LT3932	36V、2A 同期整流式降圧 LED ドライバ	$V_{IN(MIN)} = 3.6V$ 、 $V_{IN(MAX)} = 36V$ 、 $V_{OUT} = 0V \sim 36V$ 、128:1 の内部調光と 5,000:1 の外部調光、 $ISD = 1\mu A$ 、4mm×5mm QFN-28
LT3952	60V、4A 同期整流式昇圧 LED ドライバ	$V_{IN(MIN)} = 3V$ 、 $V_{IN(MAX)} = 42V$ 、 $V_{OUT} = 0V \sim 60V$ 、5:1 の内部調光と 4,000:1 の外部調光、 $ISD = 1\mu A$ 、TSSOP-28E
LT3795	3,000:1 の PWM 調光機能を備えるスペクトラム拡散周波数変調回路付き高電位側 110V、1MHz LED ドライバ	$V_{IN(MIN)} = 4.5V$ 、 $V_{IN(MAX)} = 110V$ 、 $V_{OUT} = 110V_{MAX}$ 、3000:1 の PWM 調光、20:1 のアナログ調光、 $ISD = <1\mu A$ 、TSSOP-28E
LT3956	80V _{IN} /80V _{OUT} 、 $I_{SW} = 3.3A$ 、3,000:1 の PWM 調光機能を備えた 1MHz LED ドライバ	$V_{IN(MIN)} = 4.5V$ 、 $V_{IN(MAX)} = 80V$ 、 $V_{OUT} = 40V_{MAX}$ 、3000:1 の PWM 調光、20:1 のアナログ調光、 $ISD = <1\mu A$ 、5mm×6mm QFN-36
LT3761	3,000:1 の PWM 調光機能を備え PWM 信号発生器を内蔵した高電位側 100V、1MHz LED コントローラ	$V_{IN(MIN)} = 4.5V$ 、 $V_{IN(MAX)} = 60V$ 、 $V_{OUT} = 80V_{MAX}$ 、3000:1 の PWM 調光、20:1 のアナログ調光、 $ISD = <1\mu A$ 、MSOP-16E
LT3755/ LT3755-1/ LT3755-2:	3,000:1 の PWM 調光機能を備えた高電位側 75V、1MHz LED コントローラ	$V_{IN(MIN)} = 4.5V$ 、 $V_{IN(MAX)} = 40V$ 、 $V_{OUT} = 5V \sim 75V$ 、3000:1 の PWM 調光、20:1 のアナログ調光、 $ISD = <1\mu A$ 、3mm×3mm QFN-16 および MSOP-16E
LT3756/ LT3756-1/ LT3756-2:	3,000:1 の PWM 調光機能を備えた高電位側 100V、1MHz LED コントローラ	$V_{IN(MIN)} = 6.0V$ 、 $V_{IN(MAX)} = 100V$ 、 $V_{OUT} = 5V \sim 100V$ 、3000:1 の PWM 調光、20:1 のアナログ調光、 $ISD = <1\mu A$ 、3mm×3mm QFN-16 および MSOP-16E